╔══════════════════════════════════════════════════════════════╗
║▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒░ MPU Z380 ░▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒║
╚══════════════════════════════════════════════════════════════╝
[ Продолжение. Начало в номерах 11,10,9,8,7 ].
(C) WLODEK BLACK.
Группа команд арифметики основного назначения
и группа команд управления центральным процессором.
Новые команды:
Мнемоника Смысл Комментарий
CPLW HL <- NOT HL Инверсия пары HL, выступающей
CPLW HL в роли 16-разрядного аккумулято-
ра.
NEGW HL <- 0-HL Смена знака значения пары HL
NEGW HL
EXTS L <- A
EXTS A H <- 00, если D7 аккумулятора = 0;
H <- #FF, если -"- = 1
Расширение 8-разрядного значения
аккумулятора до 16 (или 32 бит в режиме "длинное слово")
бит с перенесением результата в HL. Знаковый разряд пре-
образуется в значение старших разрядов слова.
EXTSW HLz <- #0000 при H(7)=0;
EXTSW HL HLz <- #FFFF при H(7)=1
Расширение 16-разрядного значе-
ния HL до 32 бит с учетом знака.
SLP Sleep Перевод микросхемы процессора в
режим экономичного останова. Прекращается генерация так-
товых импульсов встроенным источником; процессор отклю-
чается от шин данных и управления; шина адреса переводи-
тся в состояние лог.1 с открытым стоком; резко снижает-
ся энергопотребление. Выйти из Sleep можно сбросом, пре-
рыванием маскируемым и немаскируемым и запросом на зах-
ват системной шины. Если переход в Sleep запрещен (? -
пока не разобрался, как!), то SLP выполняется как HALT.
DI n IER(i) <- 0 в соответствии с битами n.
SR(5) <- 0 если n(0)=1.
Занесение маски битов запрещения прерываний в регистр
разрешения прерываний. Имеется 4 значащих бита (0...3)
в регистре IER (подробнее будет освещено при изучении
режимов прерываний).
EI n IER(i) <- 1 -"- Аналогично для разрешения прерываний.
SR(5) <- 1 -"-.
IM 3 Включение 3-го режима прерываний.
LDCTL SR,A SR(31-24) <- A Инициализация регистра управле-
SR(23-16) <- A ния значением аккумулятора.
SR(15-8) <- A
LDCTL SR,n Load Control То же - константой.
SR(31-24) <- n
SR(23-16) <- n
SR(15-8) <- n
LDCTL HL,SR HL(15-0) <- SR(15-0) Чтение регистра управле-
ния в пару HL. В режиме "длинное слово" читаются
32 бит.
LDCTL SR,HL SR(15-8) <- HL(15-8) Загрузка регистра управ-
SR(0) <- HL(0) ления значением пары HL.
SR(31-24)<- HL(15-8)
SR(23-16)<- HL(15-8)
В режиме "длинное слово":
SR(31-16)<- HL(31-16)
LDCTL A,v A <- v Чтение 8-битовой группы регистра
управления SR в аккумулятор. ("v" - одна
из групп YSR, XSR или DSR).
LDCTL v,A v <- A Загрузка 8-битовой группы регис-
тра управления SR значением аккумулято-
ра.
LDCTL v,n v <- n То же константой.
SET LCK SR(1) <- 1 Установить блокировку запросов
на захват системной шины.
RESC LCK SR(1) <- 0 Снять блокировку -"-.
SETC LW SR(6) <- 1 Установить режим "длинное слово"
RESC LW SR(6) <- 0 Отменить режим "длинное слово".
BTEST Bank Test Занесение некоторых битов регис-
S <- SR(16) тра управления во флаги.
Z <- SR(24)
V <- SR(0)
C <- SR(8)
MTEST Mode Test То же, но с другими битами для
S <- SR(7) проверки других состояний.
Z <- SR(6)
C <- SR(1)
[ Продолжение следует ].
