ZXNet эхоконференция «hardware.zx»

Hello, All Мне интересна такая вещь: взять стандартный zx-spectrum или его клоны, у него стоит 48кБ оперативы, точнее 64кБ, но используется только 48. По железу - стоит 8 микросхем РУ5. Одна РУ5 по документации 256x1 бит(8 бит адреса), а т.к. у нас их соеденены 8(адреса соеденены паралельно, а каждый бит микросхемы - это один из битов данных), то адресовыть можно по идее 256 байт. Откуда берётся целых 64кБ? Это если бы РУ5 было 256x2 бита, то выходит как раз 64кБ, но у нас походу 1 бит. Вот вложил вырезку из ленинграда первого "sheme.rar" Документация по РУ5... к примеру: http://www.inp.nsk.su/~kozak/ttl/ttlh133.htm В чём зацепка? Обьясните плиз немогу понять. Перечитал много доков но ненашёл ничего. И ещё ... что такое регенерация памяти? :smile; Файл:; sheme.rar http://zx.pk.ru/attachment.php?attachmentid=4730

Hello, Sap Sap> (8 бит адреса) 8 бит адрес строки и 8 бит адрес столбца, и того 16 бит адреса (сигналы /CAS и /RAS служат для защелкивания половинок адреса).

Hello, deathsoft А почему тогда везде по документации пишут что физичеки может сохранить только 256 бит?

Hello, Sap The> 565ру6 - 16кбит The> 565ру5 - 64кбит The> 565ру7 - 256кбит The> все микросхемы - динамической памяти, организация в виде матрицы NxN. Можно я дополню?: 565ру6 - 16кбит - 7х7 - 8 мсх = 16 кбайт 565ру5 - 64кбит - 8х8 - 8 мсх = 64 кбайт 565ру7 - 256кбит - 9х9 - 8 мсх = 256 кбайт

Hello, Mikka_A 565ру6 - 16кбит 565ру5 - 64кбит 565ру7 - 256кбит все микросхемы - динамической памяти, организация в виде матрицы NxN.

Hello, Sap Sap> ...........Документация по РУ5... к примеру: Sap> http://www.inp.nsk.su/~kozak/ttl/ttlh133.htm Sap> Это к какому ты чипу посмотрел то? ты хоть сам то посмотерел? это не 565РУ5 1x 64K (upD4164C-12) вот что такое РУ5