╔══════════════════════════════════════════════════════════════╗
║▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒░ MPU Z380 ░▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒║
╚══════════════════════════════════════════════════════════════╝
[ Продолжение. Начало цикла публикаций в номере 7 ].
(C) WLODEK BLACK
Верхняя память
Ареал верхней памяти определяется конечным адресом 00FFFFFFH и
начальным адресом, задаваемым в регистрах UMCSR0 и UMCSR1 анало-
гично подобному для нижней памяти; разница только в том, что
побитная проверка на попадание адреса в диапазон верхней памяти
производится по логике "или": достаточно хотя бы одному заданно-
му разряду шины адреса нести лог.1, чтобы сигнал выборки верх-
ней памяти /UMCS активизировался (при условии разрешения ее вы-
борки вообще).
Регистр UMCSR0:
┌─────┬─────┬─────┬─────┬─────┬─────┬─────┬─────┐
│MA15 │MA14 │MA13 │MA12 │ 0 │ 0 │ 0 │ ERF │
└─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┘
Регистр UMCSR1:
┌─────┬─────┬─────┬─────┬─────┬─────┬─────┬─────┐
│MA23 │MA22 │MA21 │MA20 │MA19 │MA18 │MA17 │MA16 │
└─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┘
Биты MA23...MA12 определяют разряды шины адреса, которые должны
проверяться на лог.1 на предмет выставления сигнала /UMCS.
Бит ERF при установке в лог.1 разрешает регенерацию верхней па-
мяти.
Средняя память
По схеме 1 (см. NICRON 20) пользователь может задать базовый ад-
рес и общий размер средней памяти, которая автоматически будет
делиться на 4 равных ареала самим ВКП при попытках обращения к
ней. Диапазон этих ареалов будет определяться 4-мя возможными
комбинациями битов A14 и A15 полного адреса.
По схеме 2 (см. там же) средняя память размещается между нижней
и верхней памятью и определяется границами последних.
Регистр MSMER:
┌─────┬─────┬─────┬─────┬─────┬─────┬─────┬─────┐
│ENLM │ENUM │ENM1 │ENM2 │ - │ - │ - │ SR │
└─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┘
1 1 0 0 0 <-После
Reset
Выбор схемы 1 или 2 для организации средней памяти, а также раз-
решение выборки верхней или (и) нижней памяти, а также разреше-
ние формирования временных задержек в циклах обращения к этим
областям памяти производится с помощью главного регистра разре-
шения выборки памяти (MSMER). Лог.1 в соответствующих разрядах
разрешает следующие действия:
ENLM - выборка нижней памяти и формирование временных задержек;
ENUM - выборка верхней памяти и формирование временных задержек;
ENM1 - включение 1-й схемы средней памяти и формирование времен-
ных задержек;
ENM2 - включение 2-й схемы средней памяти и формирование времен-
ных задержек;
SR - при 0 - глобальный запрет на работу ВКП и блокирование
выработки всех его сигналов.
При ENM1=1 и ENM2=1 сигнал /MCS0 будет вырабатываться при любом
обращении к средней памяти, а сигналы /MCS1..3 - по логике.
При ENM1=0 и ENM=0 понятие "средняя память" отсутствует.
Регистр MMCSR0:
┌─────┬─────┬─────┬─────┬─────┬─────┬─────┬─────┐
│MA15 │MA14 │ - │ - │ERF3 │ERF2 │ERF1 │ERF0 │
└─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┘
Регистр MMCSR1:
┌─────┬─────┬─────┬─────┬─────┬─────┬─────┬─────┐
│MA23 │MA22 │MA21 │MA20 │MA19 │MA18 │MA17 │MA16 │
└─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┘
Регистр MMCSR2:
┌─────┬─────┬─────┬─────┬─────┬─────┬─────┬─────┐
│BA15 │BA14 │ - │ - │ - │ - │ - │ - │
└─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┘
Регистр MMCSR3:
┌─────┬─────┬─────┬─────┬─────┬─────┬─────┬─────┐
│BA23 │BA22 │BA21 │BA20 │BA19 │BA18 │BA17 │BA16 │
└─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┘
Разряды BA23...BA14 задают базовые биты адреса, а разряды
MA23...MA14 показывают, какие разряды шины адреса процессора
нужно анализировать на предмет выявления обращения к средней па-
мяти. Логика здесь такова: если какой-либо бит MA равен 1, то
соответствующий бит адреса сравнивается с соответствующим битом
из числа битов BA, и так для всей цепочки разрядов 23...14. По
общему результату сравнения принимается решение о выставлении
одного из сигналов /MCS0.../MCS3. При полном отсутствии совпаде-
ний бит адреса = бит BA принимается решение о невыборке средней
памяти.
Разряды ERF определяют разрешение регенерации соответствующего
ареала средней памяти.
При работе по схеме 2 разряды MA и BA не несут полезной информа-
ции; используется только разряд ERF0 регистра MMCSR0 для опреде-
ления разрешения регенерации всей средней памяти.
[ Продолжение следует ].
P.S. Уважаемые читатели, я должен принести извинения за отсутст-
вие рубрики "Учимся ассемблеру" - дело в том, что я проболел по-
чти всю неделю и был просто не в состоянии должным образом все
подготовить. К следующему разу исправлюсь. :-)
Уважаемые сисопы! Имею честь предложить к использованию утилиту
под названием "AUTOHIST". Это программа для автоматической обра-
ботки HISTORY+, которая без участия пользователя формирует мощ-
ный протокол работы сервера за сеанс, с проставлением имен и
псевдонимов звонивших, с подсчетом скачанных/закачанных секто-
ров и т.д. Скачивайте AUTOHIST и инструкцию к нему с RABBIT BBS
и некоторых других станций, уже успевших получить эту программу!
