Track: By me composed! Xe-xe.. :)
Author: Macros, 14 July 2K1.
-----------------------------------------
Разъемы шин ISA 8/16 бит, EISA
+======+========+====+=======+=========+
|Ряд F |Ряд B | N# |Ряд A |Ряд E |
+------+--------+----+-------+---------+
|GND |GND | 1 |IOCHK |CMD# |
+------+--------+----+-------+---------+
|+5 В |Reset | 2 |Data 7 |START# |
+------+--------+----+-------+---------+
|+5 В |+5 В | 3 |Data 6 |EXRDY |
+------+--------+----+-------+---------+
|Unused|IRQ2/9*1| 4 |Data 5 |EXЗ2# |
+------+--------+----+-------+---------+
|Unused|-5 В | 5 |Data 4 |GND |
+------+--------+----+-------+---------+
|Key |DRQ2 | 6 |Data 3 |Key |
+------+--------+----+-------+---------+
|Unused|-12 В | 7 |Data 2 |EX16# |
+------+--------+----+-------+---------+
|Unused|OWS#*2 | 8 |Data 1 |SLBURST# |
+------+--------+----+-------+---------+
|+12 В |+12 В | 9 |Data 0 |MSBURST# |
+------+--------+----+-------+---------+
|M/-IO |GND | 10 |IOCHDRY|W/R# |
+------+--------+----+-------+---------+
|-LOCK |SmemWR# | 11 |AENx |GND |
+------+--------+----+-------+---------+
|Reserv|SmemRD# | 12 |Addr 19|EMBбб#*3 |
+------+--------+----+-------+---------+
|GND |IO WR# | 13 | 18|EMB133#*3|
+------+--------+----+-------+---------+
|Reserv|IO RD# | 14 | 17|Reserv |
+------+--------+----+-------+---------+
|BE 3# |DACKЗ# | 15 | 16|GND |
+------+--------+----+-------+---------+
|Key |DRQЗ | 16 | 15|Key |
+------+--------+----+-------+---------+
|BE 2# |DACK1# | 17 | 14|BE 1# |
+------+--------+----+-------+---------+
|BE 0# |DRQ 1 | 18 | 13|LA 31# |
+------+--------+----+-------+---------+
|GND |Refr# | 19 | 12|GND |
+------+--------+----+-------+---------+
|+5 В |Bclock | 20 | 11|LA 30# |
+------+--------+----+-------+---------+
|LA 29#|IRQ7 | 21 | 10|LA 28# |
+------+--------+----+-------+---------+
|GND |IRQб | 22 | 9 |LA 27# |
+------+--------+----+-------+---------+
|LA 26#|IRQS | 23 | 8 |LA 25# |
+------+--------+----+-------+---------+
|LA 24#|IRQЧ | 24 | 7 |GND |
+------+--------+----+-------+---------+
|Key |IRQЗ | 25 | 6 |Key |
+------+--------+----+-------+---------+
|LA 16 |DACK 2# | 26 | 5 |LA 15 |
+------+--------+----+-------+---------+
|LA 14 |TC | 27 | 4 |LA 13 |
+------+--------+----+-------+---------+
|+5 В |BALE | 28 | 3 |LA 12 |
+------+--------+----+-------+---------+
|+5 В |+5 В | 29 | 2 |LA 11 |
+------+--------+----+-------+---------+
|GND |Osc | 30 | 1 |GND |
+------+--------+----+-------+---------+
|LA 10 |GND | 31 |Addr 0 |LA 9 |
+------+--------+====+-------+---------+
*1 - B4: XT=IRQ2, AT=IRQ9
*2 - B8: XT=Card Selected
*3 - E12,E13 - только для Fast EISA
Слот ISA
D18 D1 B31 B1
+============+ +=======================+
|+----------+| |+---------------------+|
|+----------+| |+---------------------+|
+============+ +=======================+
C18 C1 A31 A1
Разъем шины EISA
| | | | | |
+++ +++ +++ +++ +++ +++ Контакты ISA
| ||| ||| | | ||| ||| | <------------
+-+|+-+|+-+ +-+|+-+|+-+ ряды A,B,C,D
+++ +++ +=+ +++ +++
| | | | | | | | | | Контакты EISA
+-+ +-+ | | +-+ +-+ <-------------
===========+ +=========== ряды E,F,G,H
Ключ EISA
Дополнительные разъемы шин ISA 1ббит,
EISA:
+=======+=======+====+=======+=======+
| Ряд H | Ряд D | N# | Ряд C | Ряд G |
+-------+-------+----+-------+-------+
|LA 8 |MCS16# | 1 |SBHE# |LA 7 |
+-------+-------+----+-------+-------+
|LA 6 |IOCS16#| 2 |LA 23 |GND |
+-------+-------+----+-------+-------+
|LA 5 |IRQ 10 | 3 |LA 22 |LA 4 |
+-------+-------+----+-------+-------+
|+5 В |IRQ 11 | 4 |LA 21 |LA 3 |
+-------+-------+----+-------+-------+
|LA 2 |IRQ 12 | 5 |LA 20 |GND |
+-------+-------+----+-------+-------+
|Key |IRQ 15 | 6 |LA 19 |Key |
+-------+-------+----+-------+-------+
|Data 16|IRQ 14 | 7 |LA 18 |Data 17|
+-------+-------+----+-------+-------+
|Data 18|DACKO# | 8 |LA 17 |Data 19|
+-------+-------+----+-------+-------+
|GND |DRQ 0 | 9 |MemRD# |Data 20|
+-------+-------+----+-------+-------+
|Data 21|DACKS# | 10 |MemWR# |Data 22|
+-------+-------+----+-------+-------+
|Data 23|DRQ 5 | 11 |Data 8 |GND |
+-------+-------+----+-------+-------+
|Data 24|DACKб# | 12 |Data 9 |Data 25|
+-------+-------+----+-------+-------+
|GND |DRQ 6 | 13 | 10|Data 26|
+-------+-------+----+-------+-------+
|Data 27|DACK7# | 14 | 11|Data 28|
+-------+-------+----+-------+-------+
|Key |DRQ7 | 15 | 12|Key |
+-------+-------+----+-------+-------+
|Data 29|+5 В | 16 | 13|GND |
+-------+-------+----+-------+-------+
|+5 В |Master | 17 | 14|Data 30|
+-------+-------+----+-------+-------+
|+5 В |GND | 18 |Data 15|Data 31|
+-------+-------+----+-------+-------+
|MAKx# |- | 19 |- |MREQx |
+-------+-------+====+-------+-------+
Непосредственно к программному обраще-
нию к ячейкам памяти и пространства вво-
да/вывода относятся следующие сигналы:
DataO-Data 7 - шина данных
AdrO-Adr19 - шина адреса
AEN - разрешение адресации портов (зап-
-рещает ложную дешифрацию в режиме DMA)
IOWR# - запись в порт
IORD# - чтение из порта
SMemWR# - запись в память
SMemRD# - чтение из памяти
К сигналам запросов прерывания и кана-
лам прямого доступа к памяти относятся
следующие:
IRQ2/0, IRQЗ-IRQ7 - Запросы прерываний.
Положительный перепад сигналал вызывает
запрос аппаратного прерывания. Для иден-
тификации источника высокий уровень дол-
жен сохраняться до подтверждения преры-
вания процессором, что затрудняет разде-
ляемое использование линий запроса. Ли-
ния IRQ2/9 в шинах XT вызывает аппарат-
ное прерывание с номером 2, а в AT - с
номером 9.
DRQ1-DRWЗ - запросы 8-битных каналов
DMA (положительным перепадом).
DACK1#-DACKЗ# - подтверждение запросов
8-битных каналов DMA.
TC - признак завершения счетчка циклов
DMA.
Шина имеет и несколько служебных сигна-
лов синхронизации, сброса, регенерации
памяти, установленной на адаптерах:
IOCHRDY - готовность устройства, низкий
цикл удлинняет текущий цикл (не более 15
мкс).
BALE - разрешение защелки адреса. После
его спада в каждом цикле процессора ли-
нии AdrO-19 гарантировано содержат
действительный адрес.
Refr# - цикл регенерации памяти (в XT
он называется DACKO#). Сигнал появляется
каждые 15 мкс, при этом шина адреса ука-
зывает на очередную регенерируемую стро-
ку памяти.
IOCHK - контроль канала, низкий уровень
вызывает NMI CPU (разрешение и индикация
в системных портах 061h, 062h)
Reset - сигнал аппаратного сброа (ак-
тивный уровень - высокий).
BClock - синхронизация шины с частотой
около 8 МГц. Периферийные устройства мо-
гут и не использовать этот сигнал, рабо-
тая только по управляющим сигналам запи-
си и чтения.
OSC - несинхронизированная с шиной час-
тота 14,431818 МГц (изпользовалась ста-
рыми дисплейными адаптерами).
Дополнительный разъем, расширяющий шину
до 16-битной, содержит дополнительные
линии адреса, запросов прерываний и ка-
налов прямого доступа:
Data 8-15 - шина данных
SBHE - признак наличия данных на линиях
-Data 15-18
LA17-23 - нефиксированные сигналы адре-
са, требующие защелкивания по спаду сиг-
нала BALE. Такой способ подачи адреса
позволяет сократить задержку и схемам
дешифратора адреса памяти плат расшире-
ния начинать декодирование несколько
раньше спада BALE.
IRQ10-12, IRQ 14-15 - дополнительные
запросы прерываний
DRQS-7 - запросы 16-битных каналов DMA
(положительным перепадом)
DACKS-7# - подтверждение запросов
16-битных каналов DMA
С переключением разрядностсти даных
связаны сигналы:
MCS16# - адресуемое устройство поддер-
живает 16-битные обращения к памяти
IOCS16# - адресуемое устройство поддер-
живает 16-битне обращения к портам
К новым управляющим сигналам относятся
следующие:
MemWR# - запись в память
MemRD# - чтение из памяти
OWS# - сигнал от устройства, разрешаю-
щий системно плате укоротиь текущий цикл
(устранить такты оожидания)
MASTER# - запрос от устройства, ис-
пользующего 16-битный канал DMA на уп-
равление шиной. При получении
подтверждения DACKS-7 Bus-Master может
захватить шину (не более чем на 15 мкс)
Other articles:
